Markdown常用方法 # 页面 # 页面内跳转 # 页面内跳转有两种方法： 锚点 目录 锚点 # <a id="target_pos"></a> <!-- 方法一 --> <a href="#target_pos">点击跳转</a> <!-- 方法二 --> [点击跳转](#target_pos) 示例： 目的位置 ——–分割线——— ——–分割线——— ——–分割线——— ——–分割线——— ——–分割线——— 方法一：点击跳转 方法二：[点击跳转](#target_pos) 注：通过方法二跳转方法，Hugo生成的页面无法跳转 目录 # # 目录1 ## 目录2 [点击跳转目录1](#目录1) [点击跳转目录2](#目录2) 通过打锚点的方式也可以实现目录跳转 注脚跳转1 # 目的位置[^1] [^1]:点击跳转到注脚1处 点击跳转到注脚1处 ↩︎
Hugo构建GitHub Pages # Hugo + GitHub Pages 搭建个人博客 # 创建 Hugo 网站 # 通过上述命令安装 hugo 程序后，就可以通过 hugo new site 命令进行网站创建、配置与本地调试了。 hugo new site ronyz-site 注：后续命令未经说明，均在cmd中的ronyz-site根目录下运行 创建完成后，根目录 ronyz-site 包含以下文件 . ├── archetypes: default.md是生成博文的模版 ├── assets # 存放被 Hugo Pipes 处理的文件 ├── content # 存放markdown文件作为博文内容 ├── data # 存放 Hugo 处理的数据 ├── layouts # 存放布局文件 ├── static # 存放静态文件 图片 CSS JS文件 ├── themes: 存放不同的主题 └── config.toml: 博客配置文件支持 JSON YAML TOML 三种格式配置文件 配置主题 # 当通过上文命令创建我们的站点后，需要进行主题配置，Hugo 社区有了很丰富的主题，可以通过官网 Themes 菜单选择自己喜欢的风格，查看预览效果，选择后可以进入主题项目仓库，一般都会有很详细的安装及配置说明。 ...
驱动介绍 # AD9361通常搭配ZYNQ系列芯片使用，本驱动也是针对ZYNQ芯片对AD9361系列（包含AD9363、AD9364，后文统称AD9361）初始化以及基带数据收发。对于目前网上AD9361的驱动的资料，主要有两种方案： 方案1：通过PS端初始化并控制数据的收发； 方案2：通过纯PL逻辑初始化并控制数据的收发。 但是方案1的现有资料都是通过PS端通过C语言编程来实现基带信号的收发，而对于大部分基带算法对时间刻度要求严格，仅通过C语言实现基带的收发难以满足很多实际需求，方案2将初始化与基带信号数据收发都集中在纯逻辑端，这样极大的方便了基带信号的发射与接收，但是AD9361初始化流程复杂且繁琐，且需要进行一定的校验才能稳定工作，也会占用过多的逻辑资源，目前测试过多个纯PL控制AD9361，大部分工作稳定性较差，且需要修改配置参数时比较麻烦。 针对现有驱动存在的问题，对ADI提供的驱动进行修改升级，通过PS端对AD9361进行初始化，PL端对ADC与DAC的IQ通路进行读写，经过多个版本迭代升级，本驱动能够稳定工作，测试多次烧录运行都能够正常工作，且在运行时也可以很简单的修改AD9361收发参数，满足大部分通信算法的设计要求，提高开发的效率，帮助开发者专注于基带算法的实现，而不是浪费过多时间在配置驱动上。 本驱动仅添加最核心的AD9361的驱动代码，在不影响系统的稳定性与复杂度的情况下尽量保留了完整的数据接口与控制接口，在Block Design中添加核心的IP与配置代码，引出了关键的收发信号接口，在PS端完善了数据通路，使PL端能够单独的控制数据的收发。对于本驱动，完成移植过程非常简单，只需要修改DDR、引脚约束这几个参数就能完成完整功能的移植。 驱动移植 # 对于ZYNQ7020/ZYNQ7010系列芯片，使用芯片的PS端实现对AD9361初始化，PL端实现基带算法。对于本驱动，提供Vivado 2018.3与Vivado 2021.1两个版本，只需要进行简单的修改（强烈建议使用Vivado 2018.3版本，需要修改的的内容极少），驱动移植的大致流程分为： 修改Block Design的ZYNQ7 Processing System IP中的DDR与少量IO 修改连接AD9361的引脚约束 修改Vitis中的platform 首先进入到Vivavo工程，打开Block Design，点击ZYNQ7 Processing System，进入到ZYNQ核设置框图，进入DDR Configuration，根据自己的板子选择对应的DDR型号，如下图。 驱动中需要使用到少部分IO，本设计仅保留AD9361正常工作时使用到的外设IO，本驱动需要使用到： SPI UART 进入到Peripheral I/O Pins，勾选SPI0，调整对应的引脚（点亮对应引脚的框框），勾选UART1，调整对应的引脚。其他参数不做调整，如工程需要使用到其他外设，勾选并调整对应的外设引脚即可。如下图。 设置好后点击下图标记处Validate Design按钮， 点击运行后出现无错误无警告的提示框如下图。 在工程文件下，如下图，右键system后点击Generate Ouput Products，确认运行。 运行完成后，然后修改AD9361的对应的引脚约束，特别注意需要修改的是引脚编号与对应的引脚电平，不要同一个Bank使用不同的电平标准。 特别注意：在确认DDR、SPI0、UART1、引脚约束设置都无误的情况下，点击Generate Bitstream编译整个工程，如下图。 编译后无报错的情况下，如下图，需要导出硬件描述语言到Vitis或SDK里面。 点击Vivado菜单栏处的File-Export-Export Hardware，如下图。 对于Vivado 2018.3版本，使用SDK软件，对于本工程，SDK工程可以直接打开，点击Vivado里面的File-Lanuch SDK直接可以进行测试。 对于Vivado 2021.1版本，使用Vitis软件，注意Vivado与Vitis一定要对应版本使用，不能够跨版本操作， 导出后，在Vivado工程目录下面会生成xxx.xsa文件，如下图。 将其复制到上级目录Vitis里面，如下图。 注：嫌修改工程麻烦，可以直接重新快速创建工程，跳转到这查看Vitis创建工程流程 打开Vitis，Workspace选择上图Vitis工程路径，由于Vitis的Platform使用的是绝对路径，所以当工程路径发生变化时，经常出现Platform无效的报错，这个时候最简单的方法是把原来的Platform删掉，重新添加由上文生成的xxx.xsa创建的Platform即可。右键ad936x [Platform]，点击Delete，删除之后，点击Vitis菜单栏中的File-New-Platform Project，Platform project name填写：ad936x，点击next进入下一步，如下图。 浏览选择Vitis工程目录下的xxx.xsa文件，完成Platform创建， 点击...按钮， 选中刚刚创建的Platform，点击ok，选择yes， 这个时候刚刚的Platfom的红色叉叉也消失了。 首先右键ad936x [Platform]，点击build，编译后无报错，右键ad936x_app，点击build。 编译无报错如下图， 至此，PS端烧录文件与PL端烧录文件都已生成，下载代码到芯片里面就可以实现对AD9361的操作，但是由于工程目录可能发生变化，所以需要修改PL比特文件路径，点击绿色的Run按钮右边的倒三角，点击Run Configurations，按照下图的顺序进入到Bitstream路径选择，Bitstream为PL端的烧录比特文件，路径位于Vivado工程目录下的ad936x.runs/impl_1/system_top.bit，选中之后点击apply，Run之后等待下载完成就可以代码的烧录。 本驱动提供一个测试案例来观测程序是否正常工作，AD9361是否正常收发数据。在PL产生一个正弦波与余弦波，将正弦波送入AD9361通道0的I路，余弦波送入AD9361通到0的Q路，通过连接到通道0的DAC的I路与Q路信号就可以将信号发射出去。将通道0的ADC的I路与Q路信号、通道0的DAC的的I路与Q路信号连接到ILA逻辑调试器上，下载完成之后，观测抓取到的波形，基带收发部分RTL代码如下： module tx_rx ( i_clk, i_rst_n, i_adc_data_i0, i_adc_data_q0, o_dac_data_i0, o_dac_data_q0 ); input i_clk; input i_rst_n; input [11:0] i_adc_data_i0; input [11:0] i_adc_data_q0; output [11:0] o_dac_data_i0; output [11:0] o_dac_data_q0; (*mark_debug = "true"*) wire [11:0] i_adc_data_i0; (*mark_debug = "true"*) wire [11:0] i_adc_data_q0; (*mark_debug = "true"*) wire [11:0] o_dac_data_i0; (*mark_debug = "true"*) wire [11:0] o_dac_data_q0; wire clk; wire rst_n; assign clk = i_clk; assign rst_n = i_rst_n; // 初始化完成之后，直接对dac_data_i0,dac_data_q0喂数据就可以达到发送的效果 // 直接对adc_data_i0，adc_data_q0读取就可以达到接收的效果 // 产生正弦波测试 sine_wave u_sine_wave ( . ...
访问问题 # 连接不上 # fatal: unable to access ‘ https://github.com/xxx/.git/’: Failed to connect to github.com port 443 after 21090 ms: Couldn’t connect to server 开启VPN情况 # 一般出现这种问题都是开过VPN导致的本机系统端口号和git的端口号不一致导致的。 解决办法： 1.查看本机系统端口号 设置->网络和Internet->代理 2.设置git端口号和上面的端口号保持一致 git config --global http.proxy 127.0.0.1:7890 git config --global https.proxy 127.0.0.1:7890 设置完成可以查看是否配置成功： > git config --global -l user.email=xxx@xx.com user.name=xxx http.proxy=127.0.0.1:7890 https.proxy=127.0.0.1:7890 未开启VPN情况 # 还是一样的原因，两边端口不一致导致的，那么直接去掉git代理即可： git config --global --unset http.proxy git config --global --unset https.proxy